Activities

전기적 검증 기술 개발을 위한 구조별 RLGC 등가회로 및 SI 해석 모델 개발

• TSV, bump, RDL 등 다층 적층 구조의 각 전송 채널 구성요소에 대해 RLGC 파라미터를 추출하여 등가회로 모델 구성

• 3D field solver(HFSS, Q3D 등)를 활용한 전자계 해석 시뮬레이션 기반 해석 모델 개발 및    등가회로 모델의 정합성 검증

전송 채널 인터페이스의 SI 및 신호 전달 특성 분석

• 신호 감쇠/반사 특성 분석을 위한 전송 채널의 s-parameter 추출 및 GHz 대역 고속 신호        해석을 위한 모델 설계

• 다양한 구조 파라미터 변화에 따른 sensitivity 해석 수행

• 고주파 대역(32Gbps 이상)에서의 eye diagram 및 jitter 분석을 통한 고속 신호 품질 분석

• 구성요소의 인접 신호 간 발생하는 고주파 간섭 및 coupling(FEXT, NEXT)에 의한 영향 분석 및 신호 무결성 저해 요인 최소화

3D 패키징 구성요소의 결함 검출 기술 개발

• 결함 인가 모델 설계를 위해 RLGC 등가회로 및 3D field solver 기반 daisy chain을 포함한 die 간 TSV 결함 인가 시뮬레이션

• TSV의 대표적인 공정 결함을 유형별 전기적 모델로 정의하여 RLGC 파라미터 추출

• 전송 채널의 TDR 및 반사 손실을 확인하여 결함 발생 위치 검출

• 결함에 의한 패키지 구조의 신호 지연(RC delay, delay time 등) 분석을 통한 신호 전달 신뢰성 확보